Cardinal抖動在高性能設(shè)計中的重要性CPPC7L-A5BR-40.0TS

高性能串行數(shù)據(jù)架構(gòu)將時鐘振蕩器抖動的焦點帶到了最前沿

簡介/概述

高速串行總線架構(gòu)是當今高性能設(shè)計的標準。雖然并行總線標準 經(jīng)歷了一些變化后，串行總線在多個市場和設(shè)備上建立起來——計算機、手機， 娛樂系統(tǒng)等等。串行總線提供了性能優(yōu)勢和設(shè)計簡化(更少的走線) 在電路和電路板布局中。串行數(shù)據(jù)鏈路充當當今信息世界的動脈，因為它們從處理系統(tǒng)中的一個點到另一個點。為了確保數(shù)字系統(tǒng)中數(shù)據(jù)的準確傳送和接收 由時鐘和數(shù)據(jù)恢復(fù)(CDR)電路控制，其作用相當于數(shù)據(jù)系統(tǒng)中的握手。這 準確接收和解釋數(shù)據(jù)的關(guān)鍵是準確了解時鐘邊沿的“位置” 在任何時間點.

因為發(fā)送和接收設(shè)備可以在任何地方-從同一桌面到桌面的另一端世界上，每個不同的位置或環(huán)境都有影響，可以影響時鐘沿如何從發(fā)送數(shù)據(jù)的時間到設(shè)備接收并解釋數(shù)據(jù)的時間。這些影響很多，包括 溫度、物理運動/振動，甚至?xí)r鐘信號來源的架構(gòu)。最終結(jié)果是 要么有準確的數(shù)據(jù)，要么沒有，而“沒有”顯然從來不是任何系統(tǒng)的選項。對于最終用戶來說，這意味著糟糕的體驗質(zhì)量以及對互聯(lián)網(wǎng)會話和相關(guān)服務(wù)的干擾(無論是糟糕的語音質(zhì)量、不均衡的視頻內(nèi)容的觀看體驗或損壞的數(shù)據(jù)文件內(nèi)容)。作為衡量標準的性能特征時鐘邊沿的精確程度與預(yù)期值之比稱為“抖動”。有三種量化通常用于測量的抖動：

1.相位/均方根抖動——可被視為“精細聚焦”測量。這通常被稱為 “絕對抖動”,即時鐘邊沿位置與實際位置的總差值 理想be——通常通過用網(wǎng)絡(luò)分析儀測量信號的相位噪聲來揭示(圖A)；

2.峰值抖動和峰峰值抖動，其中的每一個都可以被認為是一個“過程”測量，并且是中斷的 歸結(jié)為兩個特征:

A.周期抖動(又稱周期抖動)任何一個時鐘周期與理想或平均時鐘之間的差異 周期——通常通過用示波器測量信號周期來顯示(圖B)，以及 B.周期間抖動——任意兩個相鄰時鐘周期持續(xù)時間的差異。這對以下方面可能很重要微處理器石英晶體和RAM接口中使用的某些類型的時鐘產(chǎn)生電路也需要測量 使用示波器(圖C).

3.抖動性能/規(guī)格限值已由ITU-T、Telcordia等標準化機構(gòu)確定 還有IEEE。本地以太網(wǎng)(IEEE)抖動的規(guī)格和測試方法與SDH/不同 SONET/SyncE (ITU-T，Telcordia)。

Cardinal抖動在高性能設(shè)計中的重要性CPPC7L-A5BR-40.0TS

抖動產(chǎn)生：

隨著下一代串行標準的數(shù)據(jù)速率的提高，模擬異常對信號完整性和質(zhì)量的影響比以往任何時候都大。信號通路中的導(dǎo)體，包括電路板跡線、過孔、連接器和布線，表現(xiàn)出更大的傳輸線效應(yīng)，其回波損耗和反射會降低信號電平，導(dǎo)致偏斜，并增加噪聲，從而增加抖動。然而，一切都從基本系統(tǒng)時鐘信號（SYSCLK或主時鐘）開始。除了時鐘信號的顯著性能特性外，根據(jù)所使用的架構(gòu)和設(shè)計方法，創(chuàng)建信號的成本可以在10倍以上顯著變化。為了有助于在沒有過多性能保護帶（因此也沒有過多成本）的情況下實現(xiàn)系統(tǒng)設(shè)計，本文專注于提供關(guān)于用于創(chuàng)建符合每個特定高速串行數(shù)據(jù)（HSSD）實現(xiàn)方案的時鐘信號的不同架構(gòu)的更新。特定抖動典型值.

用來創(chuàng)建系統(tǒng)時鐘的普遍基礎(chǔ)組件是石英晶體振蕩器(“XO”)，這是一項已經(jīng)使用多年的成熟技術(shù)。晶體振蕩器本身具有固有的抖動特性它們的輸出抖動因設(shè)計/電路而異，其單價也是如此。智能系統(tǒng)設(shè)計師意識到系統(tǒng)/產(chǎn)品/設(shè)計的總成本本身就是一個需要滿足的“規(guī)格”。這篇文章描述了每一個 用于信號創(chuàng)建的方法以及幫助潛在用戶避免招致不必要的更高組件成本的推薦表。

SYSCLK產(chǎn)生方法：

基本的“無裝飾”振蕩器利用石英晶體，并將其與簡單的電路一起使用，以晶體的基本模式運行并產(chǎn)生方波輸出。該架構(gòu)為峰間抖動和RMS抖動提供了最佳性能，并且在高達50Mhz的頻率下通常是最具成本效益的。為了以盡可能低的絕對抖動達到更高的頻率，使用了一種被稱為高頻基波（“HFF”）的技術(shù)。可以使晶體以其泛音模式之一振動，泛音模式出現(xiàn)在基本諧振頻率的奇數(shù)倍附近。這種晶體被稱為第三、第五、第七等泛音（“OT”）晶體。為了實現(xiàn)這一點，振蕩器電路通常包括額外的設(shè)計元件來選擇期望的泛音。相關(guān)地，一種使晶體在其第三泛音上工作以達到高達3x50Mhz＝150Mhz的頻率的架構(gòu)可以在典型的應(yīng)用中有效地執(zhí)行

更高泛音的操作需要更復(fù)雜的電路，一些振蕩器公司正在努力 增加晶體基頻和三次泛音共振技術(shù)，以支持例如10Gb光纖 70.8333Mhz x 3 = 212.500Mhz的通道。這些努力的重點是提供最低的抖動主時鐘性能，這是數(shù)據(jù)總線速度不斷提高所需要的。盡管如此，這項技術(shù)仍處于高級階段 并且不容易從所有晶體振蕩器供應(yīng)商處獲得

另一種已經(jīng)成功應(yīng)用的技術(shù)是集成整數(shù)乘法器。在這些設(shè)備中 通過將輸入信號鎖定到集成電壓控制振蕩器來提高頻率， 晶體頻率的整數(shù)倍(2x、3x、4x等),然后二進制分頻至所需的工作頻率?？梢圆捎玫牧硪环N方法是諧波乘法。這在技術(shù)上是相似的 與晶體泛音利用的區(qū)別在于SPXO晶體振蕩器(不是晶體)的輸出信號是 乘以整數(shù)值。除了電路集成中的損耗和其他折衷之外，與直接(即泛音模式的晶體基波)頻率產(chǎn)生相比，抖動性能惡化了20LogN倍(其中N是整數(shù)乘法因子)。

因此，盡管基頻、泛音和/或諧波頻率產(chǎn)生是可能的，但是這些技術(shù)通常 與集成整數(shù)乘法相比，其成本和復(fù)雜性令人望而卻步， 抖動要求。為了避免任何不必要的成本溢價，設(shè)計師需要關(guān)注的是 設(shè)計余量是計算輸出信號抖動的特定帶寬。

利用的第三種技術(shù)被稱為集成“分數(shù)N”乘法器。這是頻率 輸入信號幾乎可以轉(zhuǎn)換成任何其它頻率，無論是否與整數(shù)相關(guān)。例如，25Mhz 晶體頻率可以通過25.78125的小數(shù)乘法轉(zhuǎn)換為644.53125Mhz石英晶振。由于超出本文預(yù)期目的和深度的原因，這將導(dǎo)致最高量的信號抖動。一樣的，它 對于某些系統(tǒng)來說已經(jīng)足夠了，并且在215Mhz以上的頻率上使用是最經(jīng)濟有效的。

Cardinal抖動在高性能設(shè)計中的重要性CPPC7L-A5BR-40.0TS

晶體振蕩器輸出邏輯：

在前一部分中，我們討論了產(chǎn)生CLK的方法及其對抖動性能的影響。無論如何 無論實現(xiàn)架構(gòu)是基頻還是泛音晶體、N倍頻器還是小數(shù)N倍頻器，晶體振蕩器還包含符合現(xiàn)有邏輯技術(shù)的輸出驅(qū)動器。輸出的具體類型 邏輯兼容性可以是低壓CMOS (LVCMOS)、低壓正電源發(fā)射極耦合邏輯(LVPECL)， 低壓差分信號(LVDS)和/或高速電流導(dǎo)引邏輯(HCSL)。輸出邏輯類型為 主要涉及內(nèi)處理設(shè)備的輸出頻率和/或邏輯接口的通用性 給定應(yīng)用程序類型。例如，PCIe系統(tǒng)時鐘的主要邏輯類型是HCSL差分晶振。

晶體振蕩器輸出邏輯兼容性通常滯后處理設(shè)備邏輯開發(fā)6到12個月，并且 有時甚至更久。在此期間使用邏輯翻譯器。這方面的一個例子是最小轉(zhuǎn)換差分信號(TMDS)。TMDS在系統(tǒng)設(shè)計的一些應(yīng)用中被采用(例如:HDMI ),但是目前不能作為晶體振蕩器輸出邏輯的選擇。輸出邏輯類型的重要性在于 將晶體振蕩器(以及任何額外的輸出轉(zhuǎn)換器件)連接到 處理設(shè)備。通常，通過“眼圖”轉(zhuǎn)換時間(如上升/下降時間)最快的邏輯類型 將導(dǎo)致最低的接口抖動。

選擇最佳CLK發(fā)源設(shè)備：

不考慮性能規(guī)格、規(guī)格要求或使用的特定PHY芯片組/執(zhí)行方法，最重要的規(guī)格是實施的成本效益。所有商業(yè)和工業(yè) 滿足所有性能要求但總成本高于市場要求的系統(tǒng)沒有價值。 所有優(yōu)質(zhì)晶體振蕩器提供商都在抖動生成規(guī)范中包含一定量的保護頻帶，它們 在其數(shù)據(jù)手冊中發(fā)布。由于系統(tǒng)設(shè)計人員也有充分的理由在他們要求的規(guī)格中包含一定量的保護帶，因此與一家聲譽良好的晶體振蕩器制造商合作可能會產(chǎn)生雙重保護帶 因此解決方案的成本過高。為了幫助指定合適的晶體振蕩器 過多的保護頻帶和成本，表1顯示了當今最流行的數(shù)據(jù)/通信應(yīng)用。

Pletronics晶振提供包含上述每項技術(shù)的解決方案:高頻晶體基波， 泛音、整數(shù)N和小數(shù)N。每種產(chǎn)品的執(zhí)行都是為了向客戶提供最 性價比高。表1列出了當今最流行的串行數(shù)據(jù)協(xié)議所采用的技術(shù)。表2包含可在系統(tǒng)設(shè)計物料清單上調(diào)出的具體零件號 對于每一個。與任何市場領(lǐng)先的公司一樣，Pletronics產(chǎn)品也在不斷發(fā)展，以使我們的客戶保持競爭優(yōu)勢。