康納溫菲爾德宣布推出新型FT9-TFC時間頻率同步模塊

Connor Winfield的FT9-TFC系列模塊代表了一種新的精確計時方法，當(dāng)鎖定到來自GNSS接收器的輸入1PPS信號時，提供兩個同步時鐘輸出，所有這些都是9mmx9mm的小尺寸石英晶振。這種高度集成的模塊將NPLL系統(tǒng)與APLL系統(tǒng)相結(jié)合，APLL系統(tǒng)將輸入的1PPS信號轉(zhuǎn)換為與內(nèi)部生成的1PPS 3.3V LVCMOS輸出的上升沿對齊的最多兩個鎖相時鐘輸出。該模塊需要外部10MHz OCXO或10MHz TCXO作為模塊的MCLK的支持，這為用戶確定系統(tǒng)的性能特性提供了很大的靈活性。該模塊的內(nèi)部寄存器可由用戶編程，以根據(jù)使用的外部MCLK的質(zhì)量調(diào)整數(shù)字濾波器的帶寬。模塊將自動鎖定到輸入的1PPS信號。當(dāng)1PPS信號不存在時，模塊將自動進入保持狀態(tài)，直到恢復(fù)1PPS信號。保持穩(wěn)定性由所使用的外部MCLK石英晶體振蕩器決定。該模塊可以接受來自啟用溫度感測（TSE）的OCXO或TCXO的信息，并產(chǎn)生補償頻率偏移調(diào)整，以減少TSE-MCLK振蕩器中的熱不穩(wěn)定性，從而在保持模式下達(dá)到隨溫度變化的亞PPB穩(wěn)定性性能。初始參數(shù)在工廠預(yù)設(shè)，包括輸出頻率，該頻率基于板載低相位噪聲VCXO。

FT9-TFC是一款高度集成的時間和頻率同步模塊，設(shè)計用于接收1PPS參考輸入，并產(chǎn)生1PPS輸出和最多兩個單端時鐘輸出，相位鎖定并與1PPS輸出脈沖的上升沿對齊。這款高精度相位和頻率同步解決方案集成了低相位噪聲頻率時鐘轉(zhuǎn)換。外部10MHz精密OCXO或TCXO晶振為各種保持性能選項提供系統(tǒng)主時鐘，并支持從《1MHz至。1Hz的多種濾波器帶寬選項。經(jīng)過訓(xùn)練的內(nèi)部VCXO為兩路具有超低抖動性能的單端時鐘輸出提供相位噪聲和抖動性能輸出特性。內(nèi)部模擬PLL與默認(rèn)NPLL設(shè)置一起在FT9-TFC中預(yù)先配置，具有針對不同主時鐘（MCLK）性能類型和環(huán)路帶寬設(shè)置的配置選項。FT9-TFC有兩個1PPS輸入引腳，允許用戶在兩個1PPS信號源之間切換。FT9-TFC允許用戶使用芯片的內(nèi)部鑒相器來校準(zhǔn)和校正GNSS接收器發(fā)出的1PPS信號中常見的鋸齒誤差。FT9-TFC還為用戶提供內(nèi)部主時鐘校準(zhǔn)功能，用于校準(zhǔn)和校正外部支持OCXO中的校準(zhǔn)偏移和熱漂移。使用預(yù)編程的MCLK OCXO模塊，F(xiàn)T9-TFC可以自動補償OCXO模塊的熱漂移，而無需外部微控制器。

該產(chǎn)品可用于支持無線系統(tǒng)、IEEE 1588v2和采用1PPS頻率源的高精度、長期時間和頻率生成應(yīng)用中使用的高穩(wěn)定性頻率基準(zhǔn)。

MCLK選項包括TCXO、標(biāo)準(zhǔn)OCXO、TSE OCXO，雙爐OCXO和銣原子鐘（CSAC）。濾波器帶寬可以設(shè)置為從100mHz到小于1mHz?？梢越邮軆蓚€1PPS輸入?yún)⒖荚矗褂脩裟軌蛟谒鼈冎g進行切換。

康納溫菲爾德晶振FT9-TFC系列應(yīng)用：
•5G基站、通信
•網(wǎng)絡(luò)同步，IEEE1588
•軟件定義無線電
特征：
•9.2x9.2毫米SMD封裝貼片晶振
•可用輸出頻率：8kHz至156.25MHz
•+3.3 Vdc操作
•輸出邏輯：LVCMOS
•符合RoHS標(biāo)準(zhǔn)/無鉛

康納溫菲爾德宣布推出新型FT9-TFC時間頻率同步模塊

Connor-Winfield Announces new FT9-TFC Time to Frequency Synchronizing module

— Connor-Winfield’s FT9-TFC Series module represents a fresh approach to precision timing offering two synchronized clock outputs when locked to an incoming 1PPS signal from a GNSS receiver, all in a small 9mm x 9mm form factor. This highly integrated module combines an NPLL system with an APLL system that converts an incoming 1PPS signal to up to two phase locked clock outputs aligned to the rising edge of a 1PPS 3.3V LVCMOS output generated internally. The module requires the support of an external 10MHz OCXO or 10MHz TCXO as the module’s MCLK which provides the user great flexibility in determining the performance characteristics of the system. The module’s internal registers are programmable by the user to adjust the bandwidth of the digital filter, based on the quality of the external MCLK used. The module will auto lock to an incoming 1PPS signal. When the 1PPS signal is not present, the module will automatically enter holdover until the 1PPS signal is regained. Holdover stability is determined by the external MCLK oscillator used. The module can accept information from a temperature sense enabled (TSE) OCXO or TCXO and generate compensating frequency offset adjustments to reduce the thermal instability in the TSE MCLK oscillator to reach sub-PPB stability performance over temperature in holdover mode. Initial parameters are preset at the factory, including output frequency, which is based on an onboard, low phase noise VCXO.

MCLK options include TCXO, standard OCXO, TSE OCXO, Double oven OCXO and rubidium atomic clocks (CSAC). Filter bandwidths can be set from 100mHz to less than 1mHz. Two 1PPS input reference sources can be accepted, giving the user the ability to switch between them. 

Applications: 

• 5G Base stations, Communications 

• Network Synchronization, IEEE1588 

• Software Define Radio 

Features: 

• 9.2 x 9.2mm SMD Package 

• Output frequencies Available: 8kHz to 156.25 MHz 

• +3.3 Vdc Operation 

• Output Logic: LVCMOS 

• RoHS Compliant / Lead Free