歐洲石英25HDK2261-A-156.250M差分振蕩器輸出邏輯

隨著處理器、多媒體和網(wǎng)絡(luò)技術(shù)的不斷進(jìn)步，它們對(duì)帶寬的需求比以往任何時(shí)候都要大。點(diǎn)對(duì)點(diǎn)物理接口開始過時(shí)，因?yàn)樗鼈兒茈y跟上不斷增長(zhǎng)的數(shù)據(jù)速率。為了繞過物理限制，已經(jīng)利用共模邏輯來提供高速、低功耗的接口標(biāo)準(zhǔn)

本技術(shù)說明旨在解釋和區(qū)分當(dāng)今可用的主要邏輯接口：LVPECL；LVDS；HCSL；CML差分晶振

為什么選擇差分信號(hào)？
射頻電路中最大的問題之一是輸入波在傳輸過程中可能會(huì)被EMI失真，從而產(chǎn)生噪聲信號(hào),當(dāng)信號(hào)通過單端連接傳輸時(shí)，傳輸過程中施加在其上的任何噪聲都會(huì)影響輸出，這可能會(huì)產(chǎn)生不可靠的失真波。

在差分信號(hào)中，兩條電線經(jīng)常被扭曲在一起，成為EMI耦合，這意味著它們所經(jīng)歷的干擾或多或少是相同的，使電線之間的電壓差幾乎為0V。這允許其中一根導(dǎo)線作為信號(hào)應(yīng)該是什么樣子的參考，使輸出按預(yù)期輸出。

差分信號(hào)總體上比單端信號(hào)更不受噪聲影響。

LVPECL
低電壓正發(fā)射極耦合邏輯（LVPECL）最初是作為發(fā)射極耦合的邏輯（ECL）開始的。
ECL是早期的技術(shù)之一，它允許快速的開關(guān)速度，并且具有與CMOS石英晶振相當(dāng)?shù)膫鞑r(shí)間。